AMPLIFIER C	IRCUIT
Patent Number:	JP2001044770
Publication date:	.2001-02-16
Inventor(s):	KOMATSU KAZUHIRO; KIDO KEISUKE
Applicant(s):	FUJITSU TEN LTD
Requested Patent:	☐ <u>JP2001044770</u>
Application Number:	JP19990217480 19990730
Priority Number(s):	
IPC Classification:	H03F3/34; H03F1/30; H03F3/45
EC Classification:	
Equivalents:	
	Abstract

PROBLEM TO BE SOLVED: To correct an offset even when a system integrated with the amplifier circuit is operated and to enhance the correction accuracy by decreasing the offset correction time. SOLUTION: The amplifier circuit with an operational amplifier 1 is provided with an offset correction circuit consisting of a comparator circuit 3, a level shift circuit 5, and an adder circuit including a resistor R3. When the amplifier circuit amplifies no input signal S, a center level E0 of the signal S is applied to an input of the operational amplifier 1 through a changeover circuit 2. Then the comparator circuit 3 compares an output of the operational amplifier 1 with the level E0, a counter 6 counts up by one for each prescribed time according to the comparison result, and a D/A converter 7 gives an analog value corresponding to the count to a resistor R3 of the adder circuit. Then the offset of the operational amplifier is corrected by adding a correction voltage with a prescribed changing amount at a summing rate depending on the resistance of the resistor R3.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-44770 (P2001-44770A)

(43)公開日 平成13年2月16日(2001.2.16)

(51) Int.Cl.*	裁別記号	FΙ		*	テーマコート*(参考)	
H 0 3 F 3/34		H03F	3/34	^ A	5 J O 6 6	:
1/30			1/30	Z	5 J O 9 O	
3/45		**	3/45	Z	5 J 0 9 1	

審査請求 未請求 請求項の数24 OL (全 15 頁)

(21)出顧番号 特願平11-217480

(22)出顧日 平成11年7月30日(1999.7.30)

(71)出題人 000237592

富士通テン株式会社

兵庫県神戸市兵庫区御所通1丁目2番28号

(72)発明者、小松、和弘

兵庫県神戸市兵庫区御所通1丁目2番28号

富士通テン株式会社内

(72)発明者 木戸 啓介

兵庫県神戸市兵庫区御所通1丁目2番28号

富士通テン株式会社内

(74)代理人 100077517

弁理士 石田 敬 (外4名)


最終頁に続く

(54)【発明の名称】 増幅回路

(57). [要約]

【課題】 「増幅回路が組み込まれたシステムが動作中で もイフセット補正できるようにし、さらに、オフセット 補正時間を短縮し、補正精度の向上を図る

【解決手段】 テヘアンプ 1 を有する増幅回路は、比較回路 1 ・レベルシスト回路 5 、及び抵抗 R3 を含む加算回路からなるチョセット補正回路を備えている。人力信号 5 が前記増幅回路で増幅されていないとき、切換え回路 2 はオペアンプ 1 の人力に信号 5 の中心値 E6 を印加する。そして比較回路 3 でオペアンプ 1 の人の抵抗 R3 に供給する。そして、抵抗 R3 で決せる加算率で所定変化量の補正進圧をオペアンプ 1 の人力に加算していくことにより、オフセット補正を行う



【特許請求の範囲】

【請求項1】 人力信号を増幅するオペアンプの人方。 に、前記人力信号の代わりに参照基準電圧を供給することができる増幅回路であって、

前記オペアンフの直流出力を基準電圧と比較する比較回。 BR と

前記比較回路の出力信号に基づいて前記オペアンプの人力に直流出力を加算するレベルシフト回路とを有し、 前記直流出力の加算により前記オペアンプのオフセット 電圧を補正するようにした増幅回路

【請求項2】 前記比較回路の前記基準電圧は前記参照 基準電圧と同じであることを特徴とする請求項1に記載 の増幅回路

【請求項3】 前記比較回路の前記基準電圧は前記参照 基準電圧とは、異なる大きさであることを特徴とする請 求項1 に記載の増幅回路

【請求項4】。 前記比較回路の出力信号の変化からオフ セット補正を完了したことを検出することを特徴とする 請求項1に記載の増幅回路

【請求項5】 前記レベルシフト回路は、所定時間毎に 所定幅づつ変化する直波出力を前記オペアンフの人力に 加算することを特徴とする請求項1に記載の増熱回路

【請求項6】 前記所定幅の大きさを変更できることを 特徴とする請求項5に記載の増幅回路。

【結求項7】 前紀所定幅は、前紀所定期間毎に、段階 的に大きくなるように変化すること特徴とする請求項6 に記載の増幅回路

【請求項8】 前記所定幅は、オフセット電圧を補正する途中において前記所定幅の大きさより小さい幅に変わることを特徴とする請求項6に記載の増幅回路

【請求項9】 前記所定幅によるオフセット補正後において、残った前記所定幅のオフセット電圧を、前記所定幅の大きさより小さい幅で補正することを特徴とする請求項6に記載の増幅向路。

【請求項10】 前記レベルシフト回路は、所定時間毎 に所定幅づつ変化する直流出力を所定の加算率で前記オ ヘアンプの人力に加算することを特徴とする請求項1に 記載の増幅向路

【請求項 () 】 前記加算率を変更することができることを特徴とする請求項 () に記載の増幅同路。

【請求項12】 前記所定幅づつ変化する直流出力を所定の加算率で前記オペアンフの人力に加算するとき、前記加算事を複数の率から選択できることを特徴とする請求項11に記載の増幅回路。

【請求項13】 前記所定幅づつ変化する直流出力を前記オペアンプの人力に加算するとき、前記所定時間の長さを変更できることを特徴とする請求項5-12のいずれか一項に記載の増幅回路。

【請求項14】 前記所定幅でオフセット補正を完了した後に、前記所定時間の長さ補正完丁前の時間より長く

したことを特徴とする請求項13に記載の増幅回路。

【請求項15】 前記レベルシフト回路は、前記所定時間内に前記比較回路の出力信号を受けてカウントするアップダウンカウンタ、該カウンタのカウント値に応じた直流信号を出力するディジタルアナログ変換器、及び前記直流出力を前記オペアンプの人力に加算する加算回路を含むことを特徴とする請求項1に記載の増幅回路

【請求項16】 前記レベルシフト回路は、複数の補正 経路を有し、前記各経路にそれぞれアップダウンカウン 多及びディジタルアナログ変換器を含んでいることを特 数とする請求項15に記載の増幅回路

【請求項17】 前記複数の補正経路における前記加算 回路の加算率が異なることを特徴とする請求項16に記載の増幅回路

【請求項18】 前記レベルシフト同路は、前記加算回路の加算率が異なる第1補正経路と第2補正経路を有し、前記第1補正経路に含まれるディジタルアナログ変換器がアップダウンカウンタの上位ピット側に、そして前記第2補正経路に含まれるディジタルアナログ変換器がアップダウンカウンタの下位ピット側にそれぞれ接続されていることを特徴とする請求項16に記載の増幅回数

【請求項19】 前記アップダウンカウンダは前記所定 時間の長さを変えることができることを特徴とする請求 項15に記載の増幅回路

【請求項20】 前記アップダウンガウンタは前記所定時間毎のカウント数を変更できることを特徴とする請求項15に記載の増幅回路。

【請求項21】 前記アップダウンカウンタは初期値を 設定でき、オフセット補正開始時に前記初期値からカウントを開始することを特徴とする請求項20に記載の増 幅回路

【請求項22】 前記初期面は次のオブセット補正のために保持されていることを特徴とする請求項21に記載の増幅回路。

【請求項23】 前記ディジタルアナログ変換器は、前記アップダウンカウンタの出力に応じた異なる変化幅のアナログ値を出力するこができ、前記所定時間保持することを特徴とする請求項15に記載の増幅回路。

【請求項24】 前記加算回路は、前記オペアンフの人力に接続されかつ加算率を決める抵抗を含み、該抵抗値の大きさを変えることができることを特徴とする請求項15に記載の増幅回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、増幅同路が組み込まれたシステムが動作中でも、オペアンフの出力に発生するオフセット地圧を補正することができる増幅回路に関する。

[0002]

【従来の技術】 ナーアンフは、今日のエレクトロニクス分野で欠くことのできない回路素子となっており、差動アンフにより構成された応用範囲の広い増幅器であることで、ほど人とカナーアンフは他の回路素子どどもに「C化されている。このオーアンフは、差動人力型であるため、温度や追源変動等により出力電圧に変動が発生する一般に、ナーアンフをDCアンフとして動作させたとき、この出力遺圧をゼロにするために必要な人力電圧をオフセット電圧と呼んでいる。通常、オーアンフを使用するときには、オフセット電圧を補正するゼロ調整が行われている。

【0003】図子は、従来のオペアンフを示している。このオペアンフ1は、反転増幅回路であり、その利得は、人力抵抗限了及び帰還抵抗限2で決まる。そして、人力信号Sの中心値がE0であるため、非反転人力端子にはハイアス電圧E0が印加されている。オペアンフ1の反転人力1Nに中心値E0の信号Sを入力したときの出力波形を、図2及び図3に示した。図2においては、オペアンフ1の反転入力1Nに入力される中心値E0の信号Sを入力信号1Nとして示し、その入力信号をOUで示している。図2の場合は、出力信号OUTにオフェットが発生していない理想状態を示している。

【0004】 方、図3の場合は、オペアンプ1に1Vのオフセットが発生し、出力信号OUTの中心値が入力信号1Nの中心値がら1Vずれている状態を示している。ここで、抵抗値が $R_1=1$ k Ω 、 $R_2=100$ k Ω であると、オアセット進圧が10 mVあっても、増幅同路の列得によって、出力信号OUTの中心値がバイアス。 進圧 E_0 が51 V ずれてしまう状態を示している。【0005】

【発明が解決しようとする課題】図3に示じたように、オーアンプチの持つオフセットが±10mVであっても、出力信号の中心値のずれば、100倍の±1Vになってしまう。図1に示した高い利得を有するオーアンプでは、オーアンプが持つオフセット電圧により出力信号の中心値がずれ、その結果、出力電圧のダイナミックレンジが減少するという問題がある。

【0006】出当信号の中心値がすれることによって、 出力ダイナミッタレンジが1V狭せるだけでなく、出力。信号に不要なDC成分が重視されことになって、オヘアンフの後段処理に影響を与えている。さらに、図3にも ぶされているように、入力信号の大きさによっては出力 信号の一部がカットされてしまい、出力信号に近みが発生する問題がある。

【0007】オペアンフに発生するオフセットに対して、オペアンフの非反転入力側のバイアス電圧E0を調整する等の種々の方策が行われていた。しかし、これらの方策は、オペアンフの使用前に予め調整を行っておくものであって、オペアンフの動作中には調整されない。

そこで、本発明は、オペアンフが使用中であっても、用 力信号の中心値のずれを随時調整できるようにするもの である

[0008]

【課題を解決するための手段】そこで、上記の課題を解決するため、本発明ではオペアンフを含む増幅回路において、前記オペアンフの直流出力を基準電圧と比較する比較回路と、前記比較回路の出力信号に基づいて前記オペアンフの人力に直流出力を加算するレベルシフト回路とを備え、前記増幅回路が入力信号を増幅していない期間に、前記直流出力の加算することにより前記オペアンフのオフセット電圧を補正するようにした。

[0009]

【発明の実施の形態】以下、本発明の実施形態について 説明する

(第1の実施形態)第1の実施形態では、オペアンフを 用いた増幅回路において、人力信号の増幅を行わない期間を有する場合、その期間を利用して、オペアンフに発生したオフセット電圧を補正するようにした

【0010】図4を参照して、増幅回路にオフセット補 正回路を設けた構成を説明する。増幅回路は、オペアンフ1、人力抵抗 R_1 及び帰還抵抗 R_2 で構成され、(R_1+R_2) $/R_1$ の利得を有している。ここで、たとえば、 $R_1=1$ k Ω 、 $R_2=1$ 0.0 k Ω とすると、その利得は、約100倍となる。そして、オペアンフ1の非反伝入力端子にはバイアス電圧 E_0 が印加される。オペアンフ1の反転人力端子には、人力抵抗 R_1 を介して、中心値 E_0 の人力信号Sが人力される。

【0011】図4の増幅回路では、抵抗R₁の前段に切換え回路2が接続されている。この切換え回路2は、オペアンフェの反転入力端子に、入力信号Sとバイアス電圧E₀とのいずれかを入力できるように切り換えらることができる。なお、切り換え回路2にバイアス電圧E₀を備えている。これは、オフセット補正時に、増幅回路の出力信号中に含まれるオフセット電圧を明確にするため、入力信号Sの中心値E₀を模擬するものである。

【0012】オペアンフ1の出力OUTには、比較回路 3が接続されており、この比較回路3は、比較器4で構成され、オペアンフ1の出力が比較器4の反転人力端子 に入力され、そして、非反転人力端子には、比較すべき バイアス電圧E0が印加されている。なお、このバイア ス電圧E0はオペアンフ1の非反転入力端子に入力されるバイアス電圧又は上記切換え回路2のバイアス電圧と 共通電源であってもよい

【0013】比較回路3の出力は、レベルシフト回路5に入力される。このレベルシフト回路5は、アッフダウンカウンタ6及びディジタル・アナログ変換器(DAC)7で構成される。アッフダウンカウンタ6は、比較器4の出力が日iであるとき、即ちオペアンフ」の直流出力がパイアス電圧E0より小さいとき、1をアッフカ

ウントし、比較器4の出力が1.0であるとき、即ちオへアンフ」の直流出力がパイアス電圧E0より大きいどき、1をダウンカウントする。そして、DAC7は、比較器4の出力に応じたカウント値に対するアナログ値の信号を出力し、保持指定する。

【0014】ここで、アッフダウンカウンタ6のカウント動作タイミングは、補正タイミング作成部9により調整される。補正タイミング作成部9は、基本クロック同路8から出力されるクロック信号を基準にし、カウンタ6が比較器4の出力に応じて1カウントしてから次に1カウントするタイミング時間を作成する。そして、このタイミング時間によってカウンタ6のカウント動作を調整している。

【0015】さらに、増幅回路には、付加抵抗R3がオーアンフトの反転人力端子に接続され、オーアンフトと、抵抗R1、R2及びR3とにより、直流電圧に対する加算回路を形成している。この加算回路の動作について説明する。オーアンフトの出力のしてにオフセット電圧とが発生しているとすると、オーアンフトの基準電圧はE0であるから、抵抗R2の両端にはVの電圧が発生している。そのため、抵抗R2の両端の電圧Vに担当する電圧を抵抗R3に発生させ、オーアンフトの反転人力端子に当該電圧を印加すれば、上記出力電圧からオフセット電圧Vを無くすことができる。

【0016】抵抗 R_3 に電圧 V を発生させるためには、 付加抵抗 R_3 にDAC7のアナログ信号を供給し、オペアンフ1の反転人力端子にアナログ値に対応する直流電圧を付加する。付加抵抗の値は、例えば、 $R_3=100$ k Ω としている。この場合、加算率は R_2 \angle $R_3=1$ であるから、直流電圧の大きさをそのまま付加することができる

【0017】以上のような構成で、オペアンフ1、比較 回路3、レベルシフト回路5及び付加抵抗R3により、 オフセット補正回路を形成している。次に、上記増幅器 におるオフセット補正回路の動作について、図5を参照 して説明する。図5において、領域Aは入力信号5を増 幅している期間を、領域Bはオフセット補正中を、そし て、領域Cはオフセット補正を終了して再び入力信号5 を増幅している期間を示している。

【0018】図5では、図4に示された増幅器に入力信号Sが入力され、図中の領域Aにおいて、オペアンフトでオフセットが発生していることを示している。 領域Aでは、中心値であるパイアス地位EOからオフセット地位Vだけずれたオペアンフトの出力を示し、中心値EOから+Vずれた場合を信号S」、-Vずれた場合を信号Soで表している。

、【0019】ここで、時刻 t | に増幅された信号を回路において使用しないとき、切換え回路 2 のスイッチが、 増幅回路の入力信号側からバイアス電圧 E 0 側に切り換えられる。そうすると、オペアンフェは実質的に信号の 増幅動作を停止する領域Bに入る。このとき、このパイアス電圧を E_0 としているのは、人力信号のパイアス電圧が E_0 であり、オフセットが発生しているかどうかを制断できるようにするためである。

[0.02.0] 次に、オフセット電圧+Vだけずれた信号 S_1 の場合について説明する。信号時刻 t_1 において、オペアンフ 1 の反転人力端子に電圧 E_0 が印加されると、オペアンフ 1 の出力OUTには、(E_0 +V)の直流電圧が出力される。比較器 4 は、バイアス電圧 E_0 と前記直流電圧を比較する。このとき、前記直流電圧がバイアス電圧 E_0 とり小さいから、比較器 4 は日 1 信号を出力する。

【0021】 ここで、レベルシフト回路5の動作を説明する。図2に示されるように、中心値が2.5 Vであるとすると、図4におけるバイアス電圧E0 は2.5 Vに設定される。そして、レベルシフト回路5のDAC7が10bitで構成されているとすると、DAC7は512段階のアナログ値を出力できる。そうすると、カウンダ6のカウント値に応じては最大2.5 Vを512段階で変更できる。つまり、前述した加算回路の加算率が1であると、DAC7の変化量は1LSB(最下位ビット)で約5 m V づつ変更が可能となる。オフセット電圧

ト)で約5mVづつ変更が可能となる。オフセット電圧 が I Vであれば、5mVまで小さくできることとなり、 I / 200までオフセットの影響を改善できる。

【0022】このレベルシフト回路5が、比較器4から 11 にはけを受けると、カウンタ6が1カウントアップ し、DAC7は5mVに相当するアナログ信号を加算回 路に出力するとともに、その値を保持している。加算回 路において、帰還抵抗R2と付加抵抗R3とは同じ値と たっているので、直流電圧は、そのままの値で加算される。 そのため、レベルシフト回路5のアナログ信号はオ ペアンプ1の反転入力端子に印加されているので、オペアンプ1の直流出力は、1しSB、つまり5mVだけ低 下することになる

【0023】なお、電圧比較からDACのカウント値変化までの時間T」は、補正タイミング作成部ので決められ、アンフを含んだ系が安定する時間以上に設定されるまた、1LSBの大きさは、DACの分解能と加算回路のゲインで決まるものである。この様にして、オヘアンフ」の直流出力は時間T」毎に1LSBづつ低下し、中心値E0に近づき、最後に中心値E0に近づき、しかし、オヘアンフ」の直流出力が中心値E0に近づき、しかし、オヘアンフ」の直流出力が中心値E0に近づき、しかし、オヘアンフ」の直流出力が中心値E0に近づき、しかし、オペアンフ」の直流出力が中心値E0に近づき、

【0024】時刻12に入力信号の増幅を行わない期間である領域Bが終わり、切換え回路2のスイッチが入力信号側に切り換えられると、オペアンフIがオフセット補正された状態で動作する領域Cが開始される。このと

き、前述したように、オペアンプトの直流出力は中心値 En 近傍で11.5円の幅で変動しているから、時刻12.00を子ミングによっては、1 じらBだけ残る場合もあり 得るが、例4で示した設定条件であると、オフセットの 装置を1 200 まで改善できる。

【0025】また。オフセット電圧が一尺すれた信号S 2の場合、モジオーセット補正については、上記した加 原回路が減算となるように動作するものであり、信号S 1. //場合と同様の手順で行われる。以上のオフセット補 正の手順を、図りのフローチャートを参照して、説明する

【002.6】図4で示した増幅向路において、人力信号 Sが増幅処理される領域Aであるかどうかが判断される (ステップミエ) 人力信号Sの増幅処理中であると (Y) り換え回路2は人力信号側のままであり(ステップミ2)、オペアンフェで人力信号Sは増幅される。 (ステップS3)

【0027】次に、人力信号Sの増幅処理中でない場合 (N)、切換之回路2はバイアス電圧E0 側にスイッチ を切り換え (スモーアS4)、オペアンフ1に直流電圧 Enを出力する。そして、オペアンフ1の出力と比較器 4のバイアス電圧E0 とが比較され (ステップS5)、 オペアンフ1の出力が比較器4のバイアス電圧E0 より 大きいとき (Y) DACでの出力値を115Bだけ加算し (ステップS6)。そうでないとき (N)、DAC 7の出力値を115Bだけ減算する (ステップS7)

【0.0.2.8】ステップS 6 又はステップS 7 の処理が終わると、カウントタイミング T_1 はアンプを含んだ系が安定する時間以上に設定されており、そのため次のカウント動作は T_1 後に行われる(ステップS 8) さらにステップS 1 こここ 1 につり、そのときに入り信号を暗幅処理中でだければ(N_1 、オペアンプ 1 の出力とパイプス電圧 E_0 との比較動作が続行され、オペアンプ 1 の出力電圧がバイアス電圧 1 にたるまでこのループが繰り返される

【10 | 2 9 | しかし、| 図7 に示すように、オフセット補 正の終了に近ついても、中心値上6近傍でオフセット選 圧値は1 | L S B の幅で変動しているから、その補正がい つ完了したりか分からない。オフセット選用Vの大きさ によっては、領域 B の傾間より短い時間で終わる場合も ある。そこで、図4 に示すように、比較回路 3 の四力変 化を監視するオフセット補正完了検知部 1 0 を設ける この検出部 1 0 は、比較器 4 の四力が日子又は 1 o かを 検知する。例えば、時間 T | 毎に日子信号が連続すると きにオフセット補正中であると判断するが、出力日子か りしの一の変化を繰り返すときはオフセット補正が完了 したものと判断する。そのとき、図7 では、時刻 1 3 に オフセット補正定了フラグを出力する。そのフラグを参 駆すれば、オフセット補正状態を解除したり、オフセット 新正回路の診断を行なったり、また、補正分解能を切 り換えたりするときに便利である。

【0030】以上のように、第1の実施形態によれば、オペアンフェの設定ゲインに影響されることなく、オフセット傾正を行うことができる。そして、システム的に動作中に自己補正しているので、温度によるオフセット変化や、電源電圧の変化による傾の変化までも補正することができる。さらに、アナログ回路とディジタル回路とが混載されているような場合には、上記オフセット補正回路の実現は非常に容易であり、汎用性が高い

【0031】 (第2の実施形態) 第1の実施形態では、 図4において比較回路3のバイアス電圧E0 は人力信号 Sの中心値と同じ値に設定されていた。これは、オヘア ンプ1においてオフセット発生による出力信号の中心値 のずれを補正しようとするものであった。しかし、オヘ アンフが1 C回路に組み込まれて使用される場合、当該 オヘアンフの後段にある回路の信号処理で、処理すべき 信号の片根幅が不要である場合がある。例えば、オヘア ンプの後段が半波整流回路、ビークホールド回路等であ る場合には、信号の片根幅側は使われない。

【0032】そこで、第2の実施形態では、比較同路3 における比較電圧を任意の値に設定することにより、信 号の中心値を任意に変更できるようにした。図8を参照 して、信号の片板幅側を有効に使えるように信号の中心 値を意図的にずらす場合について説明する。人力信号S は、図2又は図3で示したものと同様であり、中心値、 即ちバイアス電圧はE₀ = 2.5 Vである。第1の実施 形態では、比較回路3の比較電圧を信号Sの中心値E₀ に等しくして、オペアンフの出力信号のオフセット電圧 1 Vを0 Vに補正するものである

【0033】しかし、第2の実施形態では、比較遺圧を中心値E₀ より高い任意の遺圧E に設定しておく。するとオペアンフの出力信号の中心値が図示のように、E₀ より高いE₁ となる。中心値E₁ より上の信号部分は、カットされて重むことになるが、中心値E₁ より下の信号部分は所定利得で増幅される。よって、オペアンフの後段にある回路は、図8に示された出力信号のE₁ より下側の信号部分を処理することができる。さらに、比較遺圧E₁ をE₀ より高くしたことにより、図示のE₁ より下側の信号部分のダイナミックレンジが拡大されることになる。

【0034】ここで、第2の実施形態における回路構成について、図9を参照して説明する。図9は、図4に示された第1の実施形態の回路構成と同様であり、同じ部分には、同じ符号を付した。図8と図4との回路構成で異なるところは、比較器4に接続されたパイアス電圧が、図4ではE0であるのに対し、図8では、E1となっていることである

【0035】図9に示された回路構成による増幅器の動作手順は、図6に示したフローチャートと同様である。 そして、図9に示された増幅器でも、図5に示されたよ うに、人力信号Sの増幅を行わない期間である領域Bにおいて、図4の増幅器のオフセット補正と同様の信号処理を行い、出力信号の中心値をEoからEiに変更している。

【0036】図9に示した増幅回路において、出力信号の中心値をE0からE1に変更する動作を説明する。例えば、出力信号の中心値E0=2.5Vを任意の電圧4Vに変更する場合を考える。オペアンフェの西流出力を4Vにするためには、オペアンフェの反転人力端子の電圧は切換え回路2のバイアス電圧E0によって2.5Vとなっているので、抵抗R2の両端には、1.5Vの電位差がなければならない。一方、抵抗R2とR3には同じ電流が流れているので、抵抗R2の両端に1.5Vの電圧が発生するようにDAC7から電流を供給してやればよい。この瞳に、付加抵抗R3を介してオペアンフェの反転人力端子に2.5Vの電圧を付加することになる。したがって、レベルシフト回路5は2.5Vの電圧を補正することになる。

【0037】出力信号の中心傾に、図3に示されるようなバイアス電圧E0からのずれVが発生していても、切換え回路2のバイアス電圧をE0としているので、抵抗R3の両端電圧を1、5 Vになるように動作することにより、出力信号における中心傾のずれの補正も含めて補正される一方、この実施形態では、比較電圧傾圧」は固定して説明したが、信号の中心値を補正中に変えることにより、当該オペアンフを含むシステム動作中に信号の中心値を変更することが可能である。この場合、比較器4に接続された比較電圧を可変電圧とすればよい。オフセット補正時間=T1×(オフセット電圧) / (11 SB) が領域Bの期間内であれば、中心値の変更幅は任意である

【0038】(第3の実施形態)第1の実施形態では、 図5に示されるように、時間下1内に変化量1LSBづ の増減してオフセット電圧を変更し、出力信号の中心値 をバイアス電圧E0に近づけるようにしたものである。 これは、図4に示された増幅器のオフセット補正回路に 示すように、比較器4の出力に応じてカウンタ6が+1 又は-1づつカウントし、DAC7がこのカウントに応じて1LSBづつ変化する。そのため、オフセット電圧 の大きさによっては、オフセット補正定了までに時間を 要する。

【0039】しかしながら、特に、電源投入時や、システムのリセット時等では、オフセット補正を急速に完了しないと、システムの稼働開始を遅らせる原因となってしまう。そのため、第3の実施形態では、DAC7の変化量を大きくして、オフセット補正を急速に完了させるようにした。

【0040】第3の実施形態におけるオフセット補正の「イメージを図10に示す。第3の実施形態は、図4に示されたオフセット補正回路で行われる。図10では、オ

フセット池庄Vの補正を時刻 t_1 に開始し、オフセット 池圧Vを減らして信号の中心値を E_0 にするものである。ここでは、曜間 T_1 内に通常 1.1.8 B づつ変化させていたのを、例えば、n.1.8 B づつ変化させている (n-1) は $n \ge 1$ の整数)

【0041】この様に、DAC7の変化を大きくすることにより、早くE0近づけている。しかし、この場合、早くE0近づくことができるが、前述したように、E0近傍に到遠しても、nLSBの報で変動してしまう。それ故、オフセット電圧Vを補正しても、nLSBの幅の調差が残りうる。

【0042】そこで、本実施形態では図10に示すようにE0 近傍での構度を上げるため、図7で示したものと同様の手段で、nLSB幅の補正定了フラグを得るようにする。そのフラグが得られた時刻13に、DAC7の変化量をnLSBから1LSBに変える。そうすると、時刻13以降は、オフセット電圧V を補正することとなり、時刻13以前より細かい幅で補正することができる

【0043】よって、nLSBの幅は任意であり、nを大きい数にすると、DAC 7の変化量を大きくでき、E0近傍での精度を上げたことにより多少の時間を要しても、オフセット電圧との補正に要する時間は、オフセット補正全体としては大幅に短縮される。これまでの第3の実施形態の具体例では、時刻11にオフセット補正開始の最初からDAC 7の出力をnLSBとして、補正の時間短縮を図った。それは、E0近傍に到達するまでnLSBの同じ幅で補正を行っている。しかし、時間T1経過毎のDAC 7の変化量を増加すれば、補正時間の短縮を図ることができる。

【0044】図(1に示すように、前回までのオフセット補正動作を監視し、DAC 7の変化量を増加するものである。図(1 では、3回アッフ(又はダウン)が連続したならば、1を加えて1 L S Bを 2 L S Bに変更し、さらに、3回アッフ(又はダウン)が連続したならば、2 L S Bを 3 L S Bに変更する。E 6 近傍に到達するまで1 L S B づつ増加させていく。つまり、図 1 0の具体例では、補正電圧がE 6 になるまで、n L S Bを時間下1 毎に一定としたが、図 1 L の具体例では、いくつかの時間下1 毎にnの値を 1 づつ増加するものである。

【0045】この具体例では、E₀ 近傍に到遠したときには、nが大きな値になっているから、DAC7の変化量 nLSBは大きな幅となっている。したがって、補正電圧はE₀ を大きく越えることになる。そうすると、比較回路3の出力は日;信号からしっ信号に変化する。今度は、補正電圧がE₀ を越えた分の電圧を補正するように動作する。このときにも、上記nLSBにおけるnの値をいくつかの時間T₁ 毎に1づつ増加していく。その

ため、再び補正が正は上6で越えることになる。ようで、このような動作を繰り返して、図 1 1 の曲線。(実際)で示すように、補正日標である電圧E6に収斂し、オフセット電圧補正を定了する。

【0046】参考りために、時間下上毎に工工SBつつでオフセット電圧補正を行う第1の実施形態の補正イメージを図11の譲渡りで示した。これから、上記具体例によるオフセット電圧補正の方が第1の実施形態より型で補正を定了できることが分かる。ところで、上記具体例では、補正電圧がEnを越えた分の電圧を補正する際にも、nLSDにおけるnの値をいくつかの時間下上毎に1つつ増加していてようにしたが、変形例として、補正電圧がEnを超えた分の電圧を補正するときには、DAC7の変化量を1工SBに展すようにしてもよい。この確正イメージを、図11の破線でとして示した。この変形例の場合も、第1の実施形態より早く補正を定了できることが分かる。

【0.047】これまでの具体例では、DACが時間下1 毎に n.1. SBづつの変化量を出わすることにより、オフ セット電圧を補正するものであったが、DACを逐次比 較り式で動作するようにしてオフセット運圧を補正する ことができる。この方式によると、まず、補正開始時刻 11 にDACの最高位ピットに対応する変化量を出力する。 次の時間下1 にその変化量の1/2の変化量を、そ して、その次の時間下1 に1/4の変化量を出力する。 以降時間下1 毎に前回の変化量の1/2を逐次出力して いく。その都度、各時間下1 毎にオペアンプ 1 の出力進 圧と比較電圧上0 とを比較する。この様にして、オフセート電圧を暫時上0 に近づけていく

【0048】この方式によるオフセット電圧補正によれば、10七~10人に示されば、10回の演算で済み、 大幅に補正時間の短縮を図ることができる。これらの具体側におけるDAC 7の変化量の変更は、図4において、比較器4の出力に応じたカウンタ6のカウントの仕力を変えることによって行える。つまり、カウンタ6の、1回10カウント値を、例えば、毎回間じ場合は図定とし、また、変化させる場合は各回毎に又は所定回毎に1つつ増加するように設定すればよい。また、逐次比較方式の場合には、最初の時間下」でDACが最高位ピット。 減と出力するカウント値等のようにカウンタ6を設定しておけばよい。

【の 0 4 9 】以上のように、第3の実施形態によれば、 急速にシステムを立ち上げる等の場合に、オフセット補 正の時間を大幅に短縮することができる。

【第4の実施形態】第3の実施形態では、電源投入時 や、システムのドセット時等における急速をオフセット 補正を定了させるために、図4に示されたカウンタ6に おける1回のカウント値を大きくすることにより補正時 間を短縮していた。 【0050】そこで、第4の実施形態では、オフセット 補正時間=T₁×(オフセット電圧) / (11.8B) の 関係を考慮して、図5に示された11.8Bづつ増減する 時間T₁を短かくすることにより、補正時間を短縮し、 この急速なオフセット補正を実現した。図12に示され たオフセット補正イメージ図を参照して、この第4の実 施形態を説明するが、これに用いるオフセット補正回路 は、図4に示されたものと同様である

【0051】図12では、オフセット池圧Vについて、時刻1」に補正を開始し、オフセット池圧Vを減らして信号の中心値E0にするものである。ところで、図5に示されたオンセット補正イメージ図では、時間T1内に、11、SBづつ変化させていた。そこで、上記関係を考慮すると、オフセット補正時間を取締するには、11、SBを変えないのであれば、時間T1を短くすればよい。よって、第4の実施形態では、この時間T1を短くし、時間T2とする

【0052】時間T」を短かい時間Tっとするには、図 4に示されたオフセット補正回路において、カウンタ6。 のカウントスピードを早くしてやればよい。これは、カ ウンタ6に接続されている補正タイミング作成部9によ って行われる。この作成部9でカウンタ6のカウントタ イミング時間工匠を調整する。この様にして、時間工匠 を短くして時間下立とすることにより、オフセット補正 時間を短縮することができるが、短い時間To とするこ とは、オフセット補正回路系の安定時間より短くなる可 能性がある。この場合には、オフセット補正回路系が安。 定しないうちに次の時間下。の処理が開始されることに、 なり、安定しないまま信号の中心値Eo に近づくことに なる。この安定性に対処するために、第4の実施形態で は、図でに示したように、時刻で3.でオフセット値形だ。 丁のフラグを検出する。そして、このフラグが検出され たら、カウンダ市のカウントスピードを遅くする。つま り、時間下2 より長い時間下3 とする。この時間下3 の 長さは、時間T」と同じであっても、又はさらに長くて もよい

【0053】また、これまで、オプセット電圧Vを11 SBづつ減らしていたが、オプセット補正時間をさらに、 早めるために、この第4の実施形態と上記第3の実施形態の両方を採用し、DAC7の変化量の増加と時間T₁の短縮とを共に用いてもよい。

【第5の実施形態】オフセット補正時間を取縮するために、第3及び第4の実施形態では、DAC7の変化量の増加と時間下1の短縮とを採用したが、第5の実施形態では、図4に示されたカウンタ6のカウント初期値をオフセット補正電圧付近に設定しておくようにした。

【0054】図13のオフセット補正イメージ図を参照して、第5の実施形態を説明する。そして、この形態におけるオフセット補正回路の構成は、図4に示されたものと同様である。上記の実施形態では、図中っで示され

るように、オフセット電圧Vを時刻にから補正を開始し、11.8B又は数1.8Bづつ減少させることにより、信号の中心値E0に近づけるものであるが、第5の実施形態では、図中もで示すように、時刻にに補正を開始する際に、オフセット電圧Vより小さい電圧V'から開始できるように、レベルシフト回路5を設定しておく(0055】ここで、レベルシフト回路5のカウンタ6の初期値を(VーV')の大きさに対応するカウント値に設定しておく。そうすると、カウンタ6はこの設定された初期値からカウントを開始するから、DAC7は時刻にには、(VーV')の大きさのアナログ値を出方し、保持している。そのため、図4に示す加算回路には、既に電圧(VーV')が印加されている。そして、補正を開始した時刻に以降は、電圧V'を補正し、信号の中心値E0に近づけることになる

【0056】よって、電圧(V-V')については、1.SB又は数1.SBづつによる補正を必要としたいことから、その分、時間を短縮できる。時刻11には、予め電圧V'を決めておく必要があるが、電圧V'を任意に選択してガウンタ6の初期値を(V-V')に対応するカウント値に予め設定しておいても良いし、また、オペアンフィの直流出力を検出するようにし、オフセット量の大きさを把握した上で電圧V'を選択して、カウンタ6の初期値を(V-V')に対応するカウント値に設定しても良い

【0057】また、この初期値をメモリに記憶するようにし、例えば、電源をオンにしたとき、記憶された初期値を読み出し、カウンタ6に初期値を設定できるようにしてもよい。初期値が変更されたときには、メモリの値も書き換えられるようにする。この様にすれば、電源のオンの度に設定したくてよい。

【0058】これらの例によると、前述したように、オフセット補正回路で時間丁」の間に加減できる補正幅は、1LSB=5mVであった。この幅は、DAC7の1ビットに対応するアナログ飯の他に、図4に示された加算回路の構成要素である抵抗R2と抵抗R3による加算率によっても変わるものである。上記実施形態では、R2=R3であって、加算率が1であるから、加算回路は、オペアンフェの反転人力端子に5mVを加算する。【0059】一方、オフセット補正するにあたって、その変化幅が上記5mVでは精度が十分でない場合もある。そこで、第6の実施形態では、補正可能レンジを犠牲にしても、補正の分解能を上げて、精度を向上した。図14を参照して、第6の実施形態を設明する。図14

に示された増幅器におけるオフセット補正回路の基本構

成は、図4と変わりなく、図14中には、同じ部分には、同じ符号を付した。

【0.06.0】ただ、図1.4に示した第6.0実施形態の例は、加算回路における抵抗の重か付けを変えて、加算率を変更している。付加抵抗 $R_3.0$ 大きさを、 $R_1 = 1 M$ のに換え、加算率は、 $R_2 / R_1 = 1 / 1.0 としている。したがって、第<math>6.0$ 実施形態では、補正の分解能は1 / 1.0に改善される。つまり、1.1.5.8 = 0.5.5 mVとなる。

【006 T】ここで示した例では、付加抵抗R₁の大きさを1MQのように固定とし、つまり加算率は一定として説明したが、付加抵抗R₁の大きさを変更できるようにしてもよい。付加抵抗R₁の大きさを変更するには、要求信号に応じて、アナログスイッチで切り換えるか、スイッチにより抵抗ショートするか、又は可変抵抗素子を用いれば、1C回路中で簡単に行える

【0062】この例では、その改善された分、補正可能レンジは1/10に制限される。しかし、増幅器としてのゲインが低い場合には、広い補正レンジは不要なので、分解能を小さくできるよう付加抵抗尺」の抵抗値を大きくし、また、高ゲインの場合は、その抵抗値を小さくすることにより補正可能レンジを広げることができる。

【0063】以上、第6の実施形態による補正の分解能の改善について説明したが、上記各実施形態に第6の実施形態を組み合わせて、必要などきに分解能を小さくすることもできる。

【第7の実施形態】図10に示したオフセット補正イメージ図によれば、時刻 \mathbf{t}_1 に補正を開始し、時刻 \mathbf{t}_3 までは \mathbf{n} L S B の変化幅で信号の中心値 \mathbf{t}_0 に近づけ、時刻 \mathbf{t}_3 を過ぎると、変化幅を L L S B に 居してさらに中心値 \mathbf{t}_0 に近づけようとするものである。これは、時刻 \mathbf{t}_3 までを相補正、時刻 \mathbf{t}_3 以降を微補正とみることができる

【0064】しかし、時刻で3以降を微補正としても、補正完了時には、115B、即ち5mV幅の変動が相変わらず残るものである。そこで、第7の実施形態では、租補正と微補正とを別経路で補正し、しかも微補正においては、さらに精度を向上するものである。図15を参照して、第7の実施形態におけるオフセット補正同路について説明する。図15に示した増幅回路において、図4で示した部分と同じ部分については同じ符号を付した

【0065】人力抵抗R」及び帰還抵抗R2を有するオペアンフェのオフセットを補正するため、比較回路3、第エレベルシフト回路11と第2レベルシフト回路12、そして、付加抵抗R3とR」が接続されている。ここで、比較回路3の出力を受ける第エレベルシフト回路11と付加抵抗R3とでオフセット補正経路[1]を形成し、比較回路3の出力を受ける第2レベルシフト回路

12と付加抵抗収」とでオッカット補正経路 [2] 変形 成する「つまり、エフセット補正回路を2段並列に設け ている

【0067】次に、図16のオフセット補正イメージ図を参照して、図15のオフセット補正回路の動作を説明する。図16に示した場合も、オフセット補正を行うときは、切換え回路でをパイアス電圧E0個に切り換える。そして、人力信号が増幅されたい期間Bが始まる時刻で1に、オッセット電圧Vの補正を開始する。比較回路3は、オップンフトの出力とパイアス電圧E0とを比較し、月1又は1、0の出力信号を第1及び第2レベルジット回路に出力する。

【0068】 モビて、カウンタ 13及び 15は、比較器 4の信号に応じてニ 1のカウントを行う。 DAC 14と 16は、ともに同じビット数、例えば、図4で示したDAC 7と同様に 10ビットとする。そうすると、カウンタ 13及び 15 つ出力に応じて、DAC 14と 16は 1上 5 B の下ナログ信号を出力するとともに、その下ナログ値を保持する。

【0069】 カウンタ 13は、補正経路 [1] に属し、 付加抵抗 R3 にアナログ値を供給する。補正経路 [1] の加算比率は、1であるので、図5の補正イメージ図で も説明したように、各抵抗値が上記のようであると、1 15] B = 5 m V となる。そこで、補正経路 [1] により、ネペアンフェク反転入力端子には、時間 T₁ 毎に5 m V づつ加減されることになる

【0.07.0】 り、カウンタ1.5は、補正経路 [2] に 属し、付加抵抗収」にアナログ値を供給する。ところが、補正経路 [2] の加算率は、4/10であるので、 補正経路 [1] とは異なり、41.8B=0.5mVとなる。このため、補正経路 [1] と同様に、オペアンフ1の反転入力端子に、さらに時間 1 [毎に0.5mVづつ加算されることになる

【0.0.7.1】ここで、呼刺1.3(において、図7に示されたようなオフセット補正定「フラグを得て、補正経路 〔1】から補正経路 [2] に切り換える。そうすると、 時刻1.3 までは、1.1.5 B = 5 m V であるが、それ以降 に、1.1.5 B = 0.5 m V となって、オフセット電圧V に対するオフセシト補正は、微補正で定了する。また、 時刻13 まで、補正経路 [1] と補正経路 [2] の両方で、オペアンフェの反転入力端子に加算してもよい。この場合、オペアンフェの反転入力端子に時間下」毎に 5.5mVづつ加算されることになる。そして、時刻13に上記と同様にオフセット補正定了フラグを得て、補正経路 [1] を止め、補正経路 [2] のみを動作させれば、オフセット地圧Vに対するオフセット補正は、微補正で定了する。この場合は、それぞれの補正経路を切り換える場合より、オフセット地圧Vに対するオフセット補正を早く定了できる。

【0072】さらに、上記具体例では、DACT4及び DACT6を10ビットで構成した場合を説明したが、 このDACを、例えば4ビットで構成して、DACの変 動幅をもっと大きくすることにより、オフセット補正を より早く完了することもできる

【第8の実施形態】第7の実施形態では、補正経路 「1」と補止経路 [2] とをそれぞれ独立して設けた 第8の実施形態では、DACを相補正用と微補正用とに 複数独立して設け、アップダウンカウンタを1つにし、 補正経路の切り換えを不要とした

【0073】図17を参照して、第8の実施形態を説明する。図17に示された増幅回路におけるオフセット補 正回路の基本構成は、図15と変わりなく、図17中には、同じ要素には同じ符号を付した。ただ、図17では、独立した2つのDACを1つのカウンタに上位ピット側と下位ピット側に分けて接続して点が第7の実施形態と異なる

【0074】比較器4のHI又はLoの出力信号は、アップダウンカウンタ17に入力される。そして、カウンタ17の上位ビット側にDAC14が接続されて第1レベルシフト回路11を構成し、カウンタ17の下位ビット側にDAC16が接続されて第2レベルシフト回路12を構成する。その他のオフセット補正回路の構成は、第7の実施形態と同様である。

【0075】ここで、図18を参照して、第8の実施形態におけるDACの変化量について説明する。ここでは、説明の便宜上、4ビットのDACを1つで構成した場合aと、2ビットのDACを2つで構成した場合bとについて模式的に比較して示した。これらの場合において、簡単化のため、加算回路の加算率をいずれも1とした。

【0076】場合aでは、DACが4ビットで構成されているから、LLSB=V/8となり、時間下4 毎にV 8づつオフセット電圧Vを信号の中心値E0 に補正していく。しかし、カウンタの上位ビットと下位ビットでは同じ変化量であり、補正値が中心値E0 に近づいても変化量はV/8である。一方、場合もでは、2ビットのDACが、カウンタの上位ビット側と下位ビット側とにそれぞれ分けて接続されている。カウンタが上位ビット

で動作中には、TLSB=V/4であり、時間T₁ 毎に V/4づつオフセット電圧Vを信号の中心値E₀ に補正 していく しかし、カウンタが下位ピットに移行すると きには、オフセット補正電圧はV/2になっているの で、下位ピット側では、このV/2の電圧を補正するこ とになり、下位ピットに対応する2ピットDACの変化 環は、TLSB=V/8となる

【0077】したがって、場合のと場合りとでは、最終的に同じ変化量で補正を定了するが、場合りは、場合のに比較して、早く補正を完了でき、DACを少ない素子数で実現できる。そこで、図17に示されたオフセット補正回路で説明すると、補正経路[1]と補正経路

[2] とは、カウンタ17を共有し、補正経路[1]の DAC14は、カウンタ17の上位ビット側に、そして 補正経路[2]のDAC16は、カウンタ17下位ビッ ト側にそれぞれ接続されている

【0078】図17に示した例では、図15と同様に、 補正経路 [1] における加算率は1であるので、DAC 14のアナログ出力に対応する変化量がそのままオヘア ンフ1の反振人力端子に印加される DAC 14が、例 えば、2ビットであると、その変化量はV/4である オフセット補正を開始してからはDAC 14の変化幅で 補正されていく

【0079】さらに補正されて、カウンタ17の上位ビットから下位ビットに移行するときには、補正起圧はオフセット電圧の1/2になっている。そして、カウンタ17のカウントが下位ビットに移行すると、オフセット電圧の1/2を補正することになるから、カウンタ17の下位ビット側に接続されたDAC16は、例えば、2ビットならば、V/8の変化量のアナログ値を出力する。

【0080】しかし、補正経路【2】の加算回路における加算率は、エグエのとなっているから、実際にオペアンフェの反転人力端子に印加される電圧は、時間工工毎にソグ80づつ印加される。続いて、DACI6の出力が時間工工毎に変化して信号の中心値ではまで補正される。以上のように、第8の実施形態によれば、エつのカウンタの上位ビット側と下位ビット側とに独立したDACを接続することにより、根補正と微補正とを切り換えることなく連続して行うことができた。しかも、微補正の特度を向上できる。また、例えば、2つの4ビットDACと8ビットのカウンタの組み合わせ等にすれば、さらにオフセット補正の特度を上げることができる。

[0081]

【発明の効果】以上、本発明について実施形態別に説明してきた。本発明では、オフセット補正回路を、比較回路、アップダウンカウンタ、ディジタルアナログ変換器及び加算回路で構成したため、各回路要素におけるハラメータを変更することにより、オフセット補正の特性を容易に選択でき、上記各実施形態を種々組み合わせるこ

とが可能であり、オスセット補正時間の短縮、補正精度 の向上を図ることができる。

【0082】そして、本意明によれば、信号の中心 包圧 をオペアンプに入力する切換え回路を接続したので、人 力信号の増幅を行わない期間に、オフセット補正を行う ことができる。そのため、増幅回路が組み込まれたシス テムが動作中にオフセット補正することができる。

【図面の簡単な説明】

【図1】一般的な増幅回路を示す。

【図2】図1の増幅回路の人力信号と出力信号の関係を 示す

【図3】図1の増幅回路の出力信号にオフセットが生じ ていることを示す。

【図4】 本発明の第1の実施形態による増幅回路におけるオフセット補正回路の全体構成を示す。

【図5】本発明の第1の実施形態によるオフセット補正。 同路の動作タイミングチャードを示す。

【図6】 本種明の第十の実施形態による増幅回路のフローチャートを示す。

【図7】 オフセット電圧のオフセット補正イメージ図を

【図8】本発明の第2の実施形態による人力信号と出力 信号の関係を示す。

【図9】本発明の第2の実施形態による増幅回路におけるオフセット補正回路の全体構成を示す。

【図 1 0 】本発明の第 3 の実施形態による増幅原路におけるオフセット補正イメージ園を示す。

【図11】本発明の第3の実施形態の変形例による増幅 回路におけるオフセット補正イメージ図を示す。

【図12】本発明の第4の実施形態による増幅開路にお けるオフセット補正イメージ料を示す。

【図 1 3 】本発明の第 5 の実施形態による増幅回路にお けるオフセット補正イメージ図を示す。

【図 1 4 】本発明の第 6 の実施形態による増幅间路にお けるオフセット補正问路の全体構成を示す。

【図 1.5】 本発明の第7の実施形態による増幅回路にお けるオフセット補正回路の全体構成を示す。

【|4+6】 本発明の第7の実施形態による増幅開路にお けるオフセット補正イメージ図を示す。

【図 1 7】 本発明の第8の実施形態による増幅间路にお けるオフセット補正间路の全体構成を示す。

【図 1 8】本発明の第8の実施形態によるオフセット値 正回路におけるディジタルアナログ変換器の動作イメー ジ図を示す。

【符号の説明】

・1…オヘアンフ

2…切換え圓路

3…比較回路


-5、11、12…レベルシフト回路


6、13、15、17…アッフダウンカウンタ

7、1.4、1.6 · ディンタルアナログ変換器(DAC) En · E₁ · · · · · · アス電圧 R_1 、 R_2 、 R_3 、 R_4 …抵抗 V…すフセット電圧 [[4]] [[#2] **2** B 2 1(s) े[।या ३] [[47] ₩3 **53** 7 Εo . t (s) [[44] [[刘4.8]] (4 bit) (2bit × 2) CMP アジタル信号 オフセット補正 売了検知節 基本クロック











[[刘6]

[図10]












[|8||1|]




t(5)




[[2] 1.2]






[|४|।5]




[|थ| | 6]

₩ 16



[14 | 7]



アニントページの概ぎ、

ドターム(参考) 5,1066, AA01, AA17 CA13, FA20 HA25

HABS KATT KATT KATS KA26

KA34 KA35 MA20 TA01: TA06

TA07

5,1090 AA01 AA17 CA13 FA20 FN08

- FN09 HA25 HA38 KA11/KA17

KATE KA26 KA31 KA35 MA20

TA01 TA06 TA07

51091 AA01 AA17 CA13 FA20 HA25

11A38 KA11 KA17 KA18 KA26

KA31 KA35 MA20 TA01 TA06

1,07